Группа :: Engineering
Пакет: verilator
навигация по пакетам
Главная Изменения Спек Патчи Sources Загрузить Gear Bugs and FR Repocop
Текущая версия: 5.012-alt1.1
Время сборки: 22 июля 2023, 06:50 ( 38.9 недели назад )
Размер архива: 1952.50 Kb
Домашняя страница: https://www.veripool.org/wiki/verilator
Лицензия: LGPLv3 or Artistic-2.0
О пакете: A fast and free Verilog HDL simulator
Описание:
Список всех майнтейнеров, принимавших участие
в данной и/или предыдущих сборках пакета: Список rpm-пакетов, предоставляемый данным srpm-пакетом:
ACL:
Время сборки: 22 июля 2023, 06:50 ( 38.9 недели назад )
Размер архива: 1952.50 Kb
Домашняя страница: https://www.veripool.org/wiki/verilator
Лицензия: LGPLv3 or Artistic-2.0
О пакете: A fast and free Verilog HDL simulator
Описание:
Verilator is the fastest free Verilog HDL simulator, and beats most commercial
simulators. It compiles synthesizable Verilog, plus some PSL, SystemVerilog and
Synthesis assertions into C++ or SystemC code. It is designed for large projects
where fast simulation performance is of primary concern, and is especially well
suited to generate executable models of CPUs for embedded software design teams.
Текущий майнтейнер: Ilya Kurdyukov simulators. It compiles synthesizable Verilog, plus some PSL, SystemVerilog and
Synthesis assertions into C++ or SystemC code. It is designed for large projects
where fast simulation performance is of primary concern, and is especially well
suited to generate executable models of CPUs for embedded software design teams.
Список всех майнтейнеров, принимавших участие
в данной и/или предыдущих сборках пакета: Список rpm-пакетов, предоставляемый данным srpm-пакетом:
- verilator
- verilator-debuginfo
- verilator-doc